Thiết kế và thực hiện bộ giao tiếp mạng có hiệu năng cao cho mạng trên chip trên FPGA spartan - 6

Bài viết Thiết kế và thực hiện bộ giao tiếp mạng có hiệu năng cao cho mạng trên chip trên FPGA spartan - 6 giới thiệu một kiến trúc của bộ giao tiếp mạng trong NoC có hiệu năng cao, hoạt động ổn định. Phương pháp tiếp cận của chúng tôi là sử dụng quá trình ghi và đọc dữ liệu trong bộ đệm một cách song song giúp tăng tốc độ ghi và đọc dữ liệu.

Từ khóa: Hệ thống trên chip, Mạng trên chip, Giao tiếp mạng, Kiến trúc mạng trên chip, Mô hình bộ giao tiếp mạng